Вы здесь

Miyanaga H.

Автор:

Вид Название Год Автор Серия Редакторы Колл. автор Источник Дата поступления
СТ Architecture of a Floating-Point Butterfly Execution Unit in a 400-MFLOPS Processor VLSI and Its Implementation 1991 Yamauchi H., Miyanaga H. IEICE Trans. 16.02.1992
СТ A 400 MFLOPS FFT Processor VLSI Architecture 1991 Miyanaga H., Yamauchi H. IEICE Trans. 16.02.1992