Вы здесь
Temporal Logic Verification Using Simulation
Количество экземпляров:
1
Вид:
Статья из сборника или журнала
Год:
2006
Ключевые слова:
Стр.:
P.171-186
Библиография:
Bibliogr.: p.184-186
Место издания:
Издательство:
Источник:
Том:
4202
Карточка:
Б2.14, Б2.2.
Fainekos G. E., Girard A., Pappas G. J..
Temporal Logic Verification Using Simulation-Berlin, Heidelberg.: Springer// Lecture Notes in Computer Science, 2006.-Vol. 4202.-P.171-186-(Lecture Notes in Computer Science).
Bibliogr.: p.184-186
Таблица в старой библиотеке:
PAP30 856